Lộ diện chi tiết công nghệ về quy trình sản xuất chip 2nm

TSMC đã chia sẻ thông tin chi tiết về quy trình sản xuất N2, dựa trên công nghệ 2nm tiên tiến.

Tại hội nghị IEEE International Electron Device Meeting (IEDM) diễn ra gần đây, TSMC đã chia sẻ thông tin chi tiết về quy trình sản xuất N2, dựa trên công nghệ 2nm tiên tiến.
Quy trình này được kỳ vọng mang lại nhiều cải tiến vượt bậc, bao gồm giảm tiêu thụ năng lượng từ 24% đến 35%, tăng hiệu suất lên 15% ở cùng mức điện áp và mật độ transistor tăng 1.15 lần so với quy trình 3nm hiện tại.
Lo dien chi tiet cong nghe ve quy trinh san xuat chip 2nm
Công nghệ Gate-All-Aroud nanosheet hoàn toàn mới trên quy trình 2nm của TSMC. Ảnh: Tech Crunch 
Thành tựu này chủ yếu đạt được nhờ công nghệ transistor Gate-All-Around (GAA) nanosheet hoàn toàn mới, kết hợp với khả năng đồng tối ưu hóa công nghệ thiết kế N2 NanoFlex và một số cải tiến khác được trình bày chi tiết tại IEDM.

Công nghệ Gate-All-Around nanosheet transistor được xem là cột mốc quan trọng trong lĩnh vực công nghiệp bán dẫn. Công nghệ này cho phép các nhà thiết kế điều chỉnh độ rộng kênh (channel width) của transistor để cân bằng giữa hiệu suất và hiệu quả năng lượng, giúp linh hoạt hơn trong việc tối ưu hóa các thiết kế vi mạch.

Quy trình N2 của TSMC còn tích hợp công nghệ N2 NanoFlex DTCO, một bước tiến quan trọng trong thiết kế bán dẫn. Với N2 NanoFlex, các nhà thiết kế có thể tạo ra các cell ngắn nhằm tiết kiệm diện tích và tăng hiệu quả năng lượng, hoặc tạo ra các cell cao để có hiệu năng tối đa.

Đặc biệt, công nghệ này hỗ trợ tới sáu mức điện áp ngưỡng (6-Vt), trong đó mỗi mức được điều chỉnh trong phạm vi 200mV. Điều này được thực hiện thông qua công nghệ tích hợp dựa trên dipole thế hệ thứ ba, với sự kết hợp giữa dipole loại n và loại p.

Lo dien chi tiet cong nghe ve quy trinh san xuat chip 2nm-Hinh-2
Một lần nữa, TSMC cho thấy họ chưa có đối thủ trong việc gia công chip silicon. Ảnh: Tech Crunch 

Những cải tiến trong quy trình N2 không chỉ giúp tăng dòng điện điều khiển của transistor mà còn cải thiện hiệu suất hoạt động của thiết bị nhờ vào các phương pháp tinh chỉnh độ dày nanosheet, các liên kết, kích hoạt dopant (dopant activation), và kỹ thuật tạo ứng suất. Ngoài ra, việc giảm điện dung hiệu dụng (Ceff) đã góp phần làm cho N2 trở thành quy trình hiệu quả năng lượng hàng đầu hiện nay.

Một trong những thành tựu đáng chú ý nhất của quy trình N2 là việc cải thiện mật độ và hiệu suất của SRAM. Mật độ SRAM trong N2 đạt mức kỷ lục 38Mb/mm², cùng với mức tiêu thụ năng lượng giảm đáng kể.

TSMC dự kiến sẽ bắt đầu sản xuất quy trình công nghệ N2 vào nửa cuối năm 2025. Với những cải tiến vượt bậc trong công nghệ chế tạo transistor và tối ưu hóa thiết kế, quy trình N2 được kỳ vọng sẽ đặt ra tiêu chuẩn mới trong ngành bán dẫn và mang lại những đột phá quan trọng trong các lĩnh vực AI, HPC, và cả lĩnh vực di động.

iPhone 15 còn chưa ra mắt, lộ thông số “khủng” của iPhone 16 Pro

Tận 9 tháng nữa loạt iPhone 15 mới ra mắt, nhưng những tin tức về iPhone 16 Pro lại nóng hơn khi rò rỉ thông số "khủng".

iPhone 15 con chua ra mat, lo thong so “khung” cua iPhone 16 Pro
 Trong một tweet được chia sẻ trên Twitter, leaker ShrimpApplePro đã gợi ý rằng iPhone 16 sẽ có chipset A18 Bionic dựa trên tiến trình 3nm của TSMC để có hiệu suất CPU và GPU tốt hơn. Ngoài ra, dòng iPhone 2024 cũng sẽ sử dụng RAM LPDDR5X nhanh hơn. Để so sánh, iPhone 14 Pro có RAM LPDDR5 và công nghệ cũng sẽ được áp dụng trên loạt iPhone 15 Pro dự kiến ra mắt vào mùa thu năm nay.

Galaxy S24 sẽ vượt mặt iPhone 15 Pro nhờ “vũ khí bí mật” này?

"Vũ khí bí mật" mang tên Snapdragon 8 Gen 3 dành cho Galaxy S24 dự kiến ra mắt vào năm sau có thểvượt mặt cả A17 Bionic mà Apple trang bị cho iPhone 15 Pro.

Galaxy S24 se vuot mat iPhone 15 Pro nho “vu khi bi mat” nay?
Samsung đã có một vị thế cực kỳ vững chãi trên thị trường điện thoại. Trong đấy, Galaxy S Series có lẽ được nhiều người dùng tin tưởng và đón chờ nhất. Trong khi nhiều người vẫn đang còn thắc mắc Galaxy S23 có gì mới? Thì đã có nhiều tin đồn xung quanh việc ra mắt Galaxy S24.  

Tin mới